16-нм Zynq SoC микшеры Cortex-A53, FPGA, Cortex-R5

Xilinx представила 16-нм версию UltraScale + своей гибридной SoC ARM / FPGA Zynq с четырьмя ядрами Cortex-A53, более быстрой FPGA, графическим процессором и двумя микроконтроллерами Cortex-R5.

Zynq UltraScale + MPSoC, готовый для Linux, является частью капитального ремонта UltraScale + линейки продуктов Xilinx Kintex и Virtex FPGA с новейшим технологическим процессом TSMC 16nm 3D FinFet.
Это почти тот же процесс, который будет использоваться с новыми процессорами ARM Cortex-A72 .
Как и все FPGA UltraScale + FPGA, Zynq UltraScale + MPSoC (многопроцессорная система на чипе) также имеет новый блок памяти и технологию межсоединений, помимо других функций.
Все процессоры UltraScale +, включая Zynq, начнут сбор образцов к концу года, а серийное производство - в 2016 году.


Архитектура Zynq UltraScale + MPSoC

(щелкните изображение, чтобы увеличить)

В процессе UltraScale + 16 нм FinFet используются 3D-технологии упаковки в дополнение к 3D-транзисторам FinFet.
Эта технология «3D-на-3D» обеспечивает в два-пять раз большую производительность / ватт на системном уровне, чем с предыдущими процессорами Zynq, Kintex и Virtex, утверждает Xilinx.

Похоже, что этот процесс конкурирует с конкурирующей системой Altera Stratix 10 SX , работающей на кристалле, которая использует 14-нм процесс Intel Tri-Gate.
Как и новый Zynq, Stratix 10 SX сочетает в себе четырехъядерную 64-битную подсистему ARM Cortex-A53 с блоками DSP с плавающей точкой и матрицей FPGA со скоростью гигагерца.


Упрощенная блок-схема Zynq UltraScale +

(щелкните изображение, чтобы увеличить)

По мнению EEJournal , новый Zynq является наиболее усовершенствованным процессором следующего поколения UltraScale +.
Частично это связано с тем, что последние версии Kintex и Virtex уже перешли на 20-нм проекты UltraScale, в то время как первоначальный Zynq-7000 был все еще на 28-нм, но он также добавляет беспрецедентный уровень гетерогенной обработки на одном кристалле.

Zynq-7000 был также новаторским.
SoC нарушил общие правила проектирования системы на кристалле, интегрировав пару ядер Cortex-A9 под управлением Linux с подсистемой FPGA на одном кристалле, соединенном высокоскоростным соединением AXI4.
Этот дизайн, который предшествовал аналогичному Altera Cortex-A9 / FPGA Cyclone V SoC, помог открыть разработчикам Linux сложную, но мощную матрицу FPGA.


Основные компоненты Zynq UltraScale +

(щелкните изображение, чтобы увеличить)

Теперь Xilinx заменил два ядра Cortex-A9 четырьмя более быстрыми ядрами Cortex-A53.
Как и раньше, вы сможете выбирать из ряда моделей с различными уровнями FPGA, но в этом случае более высокие уровни в два раза выше, чем раньше, с логическими ячейками 914 КБ, по сравнению с 444 КБ, найденными в более поздних моделях Zynq. моделей.

Возможно, самым большим улучшением является добавление пары микроконтроллеров Cortex-R5 (MCU) для улучшения обработки в реальном времени.
Ядра имеют векторный FPU и модуль защиты памяти, а также TCM 128 КБ с ECC-кешем и 32 КБ каждый из I- и D-кешей.

Freescale использовала похожую гибридную стратегию с нижним концом, Cortex-A5 / Cortex-M4 Vybrid-F SoC, и недавно анонсировала i.MX6 SoloX , который объединяет в себе Cortex-A9 и Cortex-M4 MCU.
Но в то время как SoloX Cortex-M4 можно подключать только к ОС MQX от Freescale, похоже, что один PetaLinux SDK предназначен для управления Cortex-M4, а также Cortex-A53 и FPGA и другими чипами.

В дополнение к этим трем подсистемам Zynq добавляет графический процессор Mali-400MP, а также дополнительный видеокодек H.265 / 264 и DSP, оптимизированный для обработки сигналов и обработки пакетов.
Также в комплект входит аналоговый MUX, чип управления питанием и блок защиты и безопасности.
Все ядра согласованы с функциями «гетерогенной мультиобработки», а также с новым SmartConnect.


Полная схема Zynq UltraScale +

(щелкните изображение, чтобы увеличить)

Технология SmartConnect, которая также используется в конструкциях UltraScale + Kintex и Virtex, позволяет оптимизировать каждое межсоединение между обрабатывающими блоками, а не просто применять универсальное межсоединение по всей SoC.
Еще одна ключевая функция UltraScale + - это «UltraRAM», новый тип блока памяти, который предлагает больше встроенной емкости с более высокой производительностью и меньшей задержкой.

Основные характеристики Zynq UltraScale + MPSoC и других процессоров UltraScale + включают в себя:

  • 16-нм процесс 3D FinFet и другие усовершенствования для увеличения производительности на системном уровне в 2-5 раз / ватт по сравнению с более чем 28-нм устройствами Xilinx
  • UltraRAM для массивной встроенной памяти и интеграции устройств SRAM
  • Технология оптимизации IP-соединения SmartConnect для дополнительного увеличения производительности на 20-30% на ватт
  • Высокоскоростное каскадирование памяти для устранения узких мест в DSP и обработке пакетов
  • Усовершенствованные срезы DSP, включающие 27 × 18-битные умножители и двойные сумматоры, обеспечивают значительный скачок в арифметической производительности и эффективности с плавающей запятой IEEE Std 754
  • Увеличение ступенчатой ​​функции в полосе пропускания между кристаллами 3D IC для виртуального монолитного проектирования
  • Огромная пропускная способность ввода / вывода и значительное снижение задержки благодаря множеству интегрированных блоков класса ASIC для 100G Ethernet с RS-FEC, 150G Interlaken и PCIe Gen4
  • Стробирование статического и динамического питания в широком диапазоне функциональных элементов, «обеспечивающее значительную экономию энергии»
  • Безопасность следующего поколения с расширенными подходами к расшифровке и аутентификации битового потока AES, обфускации ключей и программированию защищенных устройств
  • Поддержка DDR4 до 2666 Мбит / с для большой пропускной способности интерфейса памяти
  • Технология MPSoC (только Zynq), сочетающая программные и жесткие механизмы для управления в реальном времени, обработки графики и видео, обработки сигналов и пакетов, а также многоуровневой защиты, безопасности и надежности и т. Д.

Zynq UltraScale + будет доступен в семействе Smarter Control & Vision, а также в семействе Smarter Network более высокого класса, каждая из которых будет иметь различные модели.
Сетевая версия, в которой отсутствует дополнительный видеокодек, в первую очередь отличается более широкими возможностями FPGA, которые расширяют до 1095 тыс. Эффективных LE, 920 тыс. Логических ячеек и 3528 срезов DSP, а также высокоскоростных последовательных приемопередатчиков.

Оба семейства Zynq имеют поддержку DDR4, а также поддержку периферийных устройств, включая USB 3.0, SATA 3.0, DisplayPort, четырехканальный трехрежимный гигабитный Ethernet и четыре интерфейса PCIe Gen 2.
Их системы FPGA дополнительно предлагают восемь линий PCIe Gen 4 и 16 линий Gen 3.
Существует также разнообразная общая поддержка ввода / вывода, включая USB 2.0, SDIO, UART, CAN, I2C, SPI и GPIO.

Новые SoC Zynq поддерживаются с помощью дистрибутива Xilinx PetaLinux , пакета SDK и поддержки плат. Также доступен Vivado Design Suite, а также поддержка C ++, SystemC, OpenCL, OpenCV, MATLAB и LabView, говорит Xilinx.

Дальнейшая информация

Ранний доступ к процессорам UltraScale + начинается во втором квартале, когда образцы поступят в конце этого года, а объем производства ожидается в 2016 году. Дополнительную информацию можно найти на странице продукта Zynq UltraScale + .