Renesas становится 64-битным для новейшей автомобильной R-Car SoC

Renesas представил свою новейшую автомобильную SoC R-Car H3 с четырьмя ядрами Cortex-A57 и четырьмя ядрами Cortex-A53, графическим процессором PowerVR GX6650 и соответствием требованиям безопасности ISO 26262.

Renesas анонсировала первые образцы автомобильной системы R-Car третьего поколения.
Как и система R-Car H2 , анонсированная в начале 2013 года, R-Car H3 представляет собой восьмиъядерный чип с использованием технологии ARM Big.Little .
H3, однако, изготовлен по 16-нм техпроцессу и переходит с ядер Cortex-A15 и -A7 на 64-разрядные ядра Cortex-A57 и -A53.
Первоначальная модель H3, серийное производство которой запланировано на март 2018 года, ориентирована как на IVI, так и на системы обеспечения безопасности вождения.


Блок-схема R-Car H3

(щелкните изображение, чтобы увеличить)

R-Car H3 может точно обрабатывать большие объемы информации с датчиков транспортных средств в режиме реального времени, обеспечивая возможность обнаружения препятствий, распознавания статуса водителя, прогнозирования опасности и предотвращения опасности, говорит Ренесас.
SoC соответствует стандарту безопасности ISO 26262 (ASIL-B), что позволяет использовать «системы поддержки безопасности вождения», описание, которое, по-видимому, совпадает с более часто используемым термином ADAS (усовершенствованные системы помощи водителю).
Компания H3 также может повысить эффективность приложений IVI, поддерживая ожидаемое увеличение взаимодействия с мобильными устройствами и облачными сервисами.

Подобно TI, аналогично готовому для Linux и Android, Jacinto 6 , Renesas R-Car является одной из ведущих автомобильных чип-систем на базе ARM на рынке.
Ренесас цитирует отчет Strategy Analytics, в котором утверждается, что он был лидером 2014 года с точки зрения доходов среди автомобильных информационно-развлекательных (IVI) SoC.


R-Car дорожная карта

(щелкните изображение, чтобы увеличить)

По словам Ренеса, SoC с восьмиядерным ядром обеспечивает производительность в 40 000 DMIPS по сравнению с 25 000 DMIPS в H2.
Четыре ядра Cortex-A57 совместно используют кэш-память первого уровня объемом 48 КБ и 32 КБ, а также кэш-память второго уровня объемом 2 МБ.
Ядра Cortex-A53 имеют два кэша L1 32 КБ и L2 512 КБ.

Согласно Renesas , графический процессор переходит от PowerVR G6400 к PowerVR GX6650 , обеспечивая в три раза большую производительность вычислений шейдеров.
Объявленный в январе на CES, 192-ядерный PowerVR GX6650 объявлен компанией Imagination Technologies как «самое мощное из доступных на сегодняшний день IP-ядер для графических процессоров».


Блок-схема PowerVR GX6650

(щелкните изображение, чтобы увеличить)

Графический процессор обеспечивает шесть унифицированных шейдерных кластеров (USC) и может обрабатывать 12 пикселей за такт.
Он поддерживает управление питанием PowerGearing G6XT и высокопроизводительный режим FP16 с низким энергопотреблением, который может обеспечить удвоенную производительность FP32 при ограниченном бюджете на электроэнергию, говорит Imagination.
Не похоже, что эта модель лучше документирована, чем любые другие PowerVR, хотя ранее в этом году был намек на то, что Imagination может двигаться в более открытом направлении.

R-Car H3 переходит от ядра параллельной программируемой обработки изображений Renesas IMP-X4 к чипу IMP-X5, который, как утверждается, в четыре раза повышает производительность распознавания изображений.
Также есть аудио DSP, а также движок видео кодеков, который, как утверждается, предлагает вдвое большую производительность воспроизведения, чем видеопроцессор в H2.

R-Car третьего поколения дополнительно оснащена микроконтроллером Cortex-R7 с двойной блокировкой, защитными и потоковыми двигателями, а также более надежным процессом защиты багажника, говорит Ренесас.
По словам Ренеса, SoC обеспечивает в четыре раза большую пропускную способность памяти, чем H2, и доступен с модулями SiP, которые снижают стоимость и сложность печатных плат.
К ним относятся модули памяти CPU и LPDDR4-1600 и модули последовательной флэш-памяти для загрузки.

SoC поддерживает интерфейсы, включая 3-канальный выходной дисплей, 8-канальный видеовход и PHY для одного порта USB 3.0 и двух портов USB 2.0.
Другие поддерживаемые операции ввода-вывода включают Ethernet, SD, SATA, мультимедийную карту, MLB, MOST, CAN, PWM, I2C, SCIF и другие.
Шина PCI Express 2.0 доступна для подключения модуля WiFi / Bluetooth, а интерфейс цифрового радио I / F поддерживает другие радиостанции.

H3 обеспечивает программную масштабируемость по сравнению с предыдущими моделями R-Car H2, M2 и E2, говорит Ренесас.
Говорят, что поддерживаемые операционные системы включают в себя Linux, Android, QNX, Neutrino, Integrity и «другие». Будет доступна оценочная плата, хотя, по-видимому, не будет никаких других подробностей, кроме того, что она «Включает периферийные схемы, ориентированные на автомобильную информационную систему». предоставление пользователям фактической среды проверки устройства;
Может использоваться как инструмент разработки программного обеспечения для прикладного программного обеспечения и т. Д. »И« Позволяет легко реализовать пользовательские функции пользователя ».

«R-Car H3 SoC обладает всесторонними характеристиками чувствительности, эффективности и безопасности, которые необходимы в технологиях подключенных автомобилей», - заявил Джеймс Макнивен, генеральный менеджер группы процессоров ARM.

Дальнейшая информация

Образцы R-Car H3 уже доступны.
Массовое производство планируется начать в марте 2018 года, и ожидается, что в марте 2019 года его объем достигнет 100 000 единиц в месяц. Более подробную информацию можно найти на странице объявления Renesas R-Car H3 и на странице продукта .