Intel ARM / FPGA Stratix 10 SoC - первая 14-нм FPGA

Intel начала тестировать Altera Stratix 10, 14-нм SoC, который объединяет 4 ядра Cortex-A53 с FPGA уровня Stratix V, используя при этом на 70% меньше энергии.

Впервые Altera анонсировала Stratix 10 SX еще в 2013 году, но SoC была отложена, и сейчас только начинается выборка.
Наряду с проблемой создания первой 14-нм FPGA, изготовленной по технологии Intel Tri-Gate с 14-нм технологическим процессом, развертывание также, вероятно, было отложено из-за недавнего приобретения Intel этого производителя чипов.
Теперь Intel заявляет, что SoC демонстрирует «самые значительные инновации в области ПЛИС за последние десять лет».

Stratix 10 ориентирован в первую очередь на центр обработки данных.
Тем не менее, SoC с поддержкой Linux, скорее всего, также окажется в основе встроенных технологий.
SoC будет ориентирован на «приложения с интенсивным использованием данных, начиная от центров обработки данных, сетевой инфраструктуры, облачных вычислений и радаров и систем обработки изображений», - говорит Intel.


Stratix 10

(щелкните изображение, чтобы увеличить)

Stratix 10 SX сочетает в себе схемы FPGA уровня V Stratix с четырехъядерной подсистемой Cortex-A53 с тактовой частотой 1,5 ГГц.
Также имеется 1 МБ кэш-памяти второго уровня и 32 КБ для ввода-вывода.

Altera также перечисляет линию Stratix GX, в которой отсутствует подсистема ARM, но в остальном она идентична.
SoC SX и GX доступны в девяти различных SKU с различными уровнями логических элементов (LE), адаптивных логических модулей (ALM) и других счетчиков FPGA.
Они варьируются от 484 тыс. LE на SX 500 или GX 500 до более 4,4 млн на SX или GX 4500.

Кроме того, Altera упоминает семейство Stratix 10 GT, которое, как представляется, является будущим предложением.
Высококачественный GT поддерживает приемопередатчики с пропускной способностью до 56 Гбит / с.
Следующие заявления Intel, по-видимому, относятся к моделям ARX-ready SX.

Intel сравнивает Stratix 10 с FPGA Stratix V, но на самом деле он более сопоставим с Cyclone V с поддержкой Linux и более мощным Arria 10 SoC , которые аналогичным образом объединяют компоненты ARM Cortex и FPGA.
Фактически, Stratix 10 совместим по размерам с Arria 10, что рекомендуется для ранней разработки продуктов на основе Stratix 10.

По словам Intel, по сравнению с FPGA Stratix V, Stratix 10 потребляет на 70% меньше энергии, предлагая эквивалентную производительность с интеграцией до 5,5 миллионов логических элементов.
SoC обеспечивает вдвое большую производительность ядра и более чем в пять раз плотность по сравнению с предыдущим поколением, говорит производитель чипов.
Кроме того, заявлено, что процессор обеспечивает до 10 TFLOPS производительности DSP с плавающей запятой одинарной точности.


Блок-схема подсистемы ARM Stratix 10 (слева) и блок DSP в режиме фиксированной точки стандартной точности

(нажмите на картинку, чтобы увеличить)

Stratix 10 отличается интеграцией системы в пакете (SiP) с памятью высокой пропускной способности (HBM2), которая обеспечивает высокую плотность межсоединений между ПЛИС и сопутствующим кристаллом.
По словам Intel, благодаря технологии HBM2 Stratix 10 может обрабатывать до 1 ТБ / с пропускной способности памяти.

Благодаря архитектуре SoC «HyperFlex» каждый сегмент маршрутизации на устройстве имеет собственный связанный «Hyper-Register». Эти специализированные регистры также реализованы на входах всех функциональных блоков, таких как ALM, блоки встроенной памяти (M20K) и DSP. блоки.
Гиперрегистры являются «обходными», что позволяет инструментам проектирования «автоматически выбирать оптимальное расположение регистров после размещения и маршрутизации для максимизации производительности ядра», - говорит Intel.

Считается, что подход архитектуры «везде регистрируется» позволяет настраивать производительность, не требуя дополнительных ресурсов ALM, дополнительных изменений или усложнения места и маршрута проекта.
Кроме того, наличие гиперрегистрации, встроенной в межсоединение, помогает уменьшить перегрузку маршрутизации.


Stratix 10 интеграция памяти HyperFlex и HBM2 SiP (слева) и диаграмма, показывающая «регистры везде» в конструкции HyperFlex с Hyper-Registers

(нажмите на картинку, чтобы увеличить)

Архитектура HyperFlex включает в себя программируемый синтез тактового дерева, что обеспечивает улучшенное тактирование ядра.
Кроме того, в процессе проектирования «Hyper-Aware» добавлен инструмент быстрой пересылки и этап Hyper-Retimer, который поддерживает оптимизацию производительности после размещения и маршрутизации.
Процесс проектирования также обеспечивает расширенные алгоритмы синтеза и определения местоположения и маршрута.

По словам Intel, Stratix 10 поддерживает до 144 трансиверов со скоростью передачи данных до 30 Гбит / с.
SoC поддерживает пропускную способность более 2,5 Тбит / с для последовательной памяти и более 2,3 Тбит / с для параллельных интерфейсов памяти, включая поддержку оперативной памяти DDR4 со скоростью до 2666 Мбит / с.

Функции безопасности управляются диспетчером защищенных устройств (SDM).
SDM создает унифицированную, безопасную систему управления для всего устройства и управляет конфигурацией, безопасностью устройства, ответами на отдельные события (SEU) и управлением питанием.

Stratix 10 против Zynq UltraScale + MPSoC

Stratix 10 напрямую конкурирует с 16-нм процессором Xilinx Zynq UltraScale + MPSoC , который аналогичным образом объединяет четыре ядра Cortex-A53 с высокопроизводительной FPGA, а также добавляет два микроконтроллера Cortex-R5 для управления в реальном времени.
Эта четырехъядерная версия недавно была запущена в производство в 16-нм и 20-нм моделях TSMC, а в следующем году появится двухъядерная версия CG, предназначенная для рынка встраиваемых систем.

Stratix 10 более прямо нацелен на центр обработки данных, отражая роль ПЛИС Altera в оборудовании инфраструктуры связи центра обработки данных, среди других приложений.
Intel рассматривает ПЛИС как способ эффективной обработки высокопараллельных рабочих нагрузок и огромного количества входных данных, с которыми сталкиваются центры обработки данных, когда они агрегируют данные IoT и обрабатывают огромные объемы мультимедийных данных, таких как видеочат.

ПЛИС имеют уникальную возможность перепрограммироваться в полевых условиях для обработки новых сценариев.
ПЛИС также сложнее разрабатывать, но благодаря интеграции ПЛИС с процессорами приложений - тенденция, которая началась с Xilinx Zynq-7000 - они стали более доступными.

Linux является операционной системой по умолчанию в Altera SoC Embedded Design Suite (EDS), которая включает в себя ARM Development Studio 5 (DS-5) и Altera OpenCL SDK.
Существует также программное обеспечение для проектирования Altera Quartus Prime FPGA, которое включает в себя новый механизм Spectra-Q, оптимизированный для архитектуры HyperFlex и потока проектирования Hyper-Aware, который обещает в 8 раз быстрее компиляции, чем предыдущие компиляторы Quartus.

Аномалия продажи Intel ARM-проектов, скорее всего, будет временной, поскольку исполнительный директор Intel Брайан Крзанич ранее заявил, что планирует объединить ПЛИС Altera с чипами Intel x86 как на рынке IoT, так и в центре обработки данных.
В центре обработки данных ядра ARM предположительно будут заменены на Xeons, а в пространстве IoT - на атомы.
Эти изменения, вероятно, потребуют времени, поэтому в ближайшей перспективе Intel станет дилером ARM в высшей лиге.

Дальнейшая информация

Stratix 10 сейчас пробует.
Дополнительную информацию можно найти на странице продукта Intel / Altera Stratix 10 .