Набор Mentor Zynq UltraScale + eval включает Linux и Android 6.0

Оценочный комплект Mentor «Xilinx Zynq UltraScale + MPSoC ZCU102» включает в себя Mentor Embedded Linux, Nucleus, Code Sourcery, гипервизор и BSP Android 6.0.

Mentor (ранее Mentor Graphics), которая сейчас является бизнес-подразделением Siemens, любит сосредоточиться на поддержке нескольких сложных многоядерных семейств SoC с помощью своих встроенных инструментов разработки, создавая универсальный магазин для разработчиков.
Например, она предложила всестороннюю поддержку со своим Mentor Embedded Linux для встроенных в AMD G-Series SoC .
В этом месяце компания обратила свое внимание на 64-разрядную гибридную систему ARM / FPGA Zynq UltraScale + MPSoC .

В прошлом году Mentor Graphics объявила о базовой поддержке Android 5.1 и Linux для Zynq UltraScale + MPSoC, а ранее в этом месяце Mentor анонсировала BSP Android 6.0 для SoC.
На этой неделе компания выпустила комплексный оценочный комплект Zynq UltraScale + MPSoC ZCU102 .


Упрощенная блок-схема Zynq UltraScale +

(щелкните изображение, чтобы увеличить)

Новый набор Mentor включает в себя оптимизированные версии Mentor Embedded Linux (MEL) на основе проекта Yocto, а также Mentor Nucleus RTOS, Mentor Embedded Hypervisor и инструменты Code Sourcery.
В комплект также интегрирован новый Android BSP.

MEL и Nucleus могут работать на ядрах Zynq UltraScale + MPSoC Cortex-A53 в режиме асимметричной мультиобработки (AMP) или на всех ядрах Cortex-A53 в режиме симметричной мультиобработки (SMP), говорит Ментор.
MEL и Nucleus могут также работать в качестве гостевой ОС на Mentor Embedded Hypervisor, который Mentor определяет как «гипервизор малого размера 1».


Архитектура Mentor Embedded Linux

(щелкните изображение, чтобы увеличить)

В комплект также входит Mentor Embedded Multicore Framework (MEMF), который позволяет разработчикам настраивать и развертывать несколько ОС на разнородных процессорах Zynq UltraScale + MPSoC с гипервизором или без него.
Говорят, что фреймворк поддерживает «бесшовную» межпроцессную связь между MEL, Nucleus RTOS и голым металлом.
Фреймворк может быть сконфигурирован с MEL в качестве основной ОС, позволяя ему загружаться и завершать работу других экземпляров MEL, работающих на ядрах Cortex-A53, а также приложений на базе ядра Nucleus RTOS или механизма управления битами (BME), работающих на Cortex-A53, или -R5 ядер.

Приложение Code Sourcery Sourcery Codebench предоставляет единую среду разработки для всех ядер MPSoC и сред выполнения на основе инструментов GCC / G ++.
Инструмент Sourcery Analyzer CodeBench позволяет разработчикам создавать и оптимизировать встроенные приложения для Linux, RTOS, гипервизора и «голого железа».

Ранее анонсированный Android 6.0 (Marshmallow) BSP построен на Android Open Source Project (AOSP), а также на исходном коде и предварительно скомпилированных двоичных файлах для платформы разработки Xilinx ZCU102.
Бесплатный BSP обеспечивает маршрутизацию вывода графики на встроенный интерфейс DisplayPort или на дисплей и модуль ввода-вывода Ozzy, предлагаемые iVeia.

«С момента появления Zynq UltraScale + MPSoC Xilinx стал свидетелем большого интереса клиентов к Android благодаря их передовым разработкам», - заявил Саймон Джордж, директор по маркетингу встраиваемых программных продуктов в Xilinx.
«Теперь, благодаря встроенным решениям Mentor Graphics, наши клиенты могут расширить преимущества экосистемы Android до их критически важных проектов».

О Zynq UltraScale + MPSoC

Изготовленный в Xilinx 16-нм FinFET Zynq UltraScale + MPSoC конкурирует напрямую с Intel / Altera Stratix 10 .
Он оснащен более быстрым четырехъядерным процессором с частотой 1,5 ГГц и более мощным графическим процессором Mali-400 MP2 и FPGA по сравнению с Zynq-7000.


Блок-схема Zynq UltraScale + MPSoC

(щелкните изображение, чтобы увеличить)

В зависимости от выбранного уровня FPGA, UltraScale + EG варьируется от 103K до 1143K логических ячеек, от 94 до 1045 триггеров и от 47 до 523 LUT.
Существуют также версии без MPSoC без блока ARM.
UltraScale + добавляет два 600-МГц процессора Cortex-R5 с векторными FPU и модулями защиты памяти для улучшенной обработки в реальном времени.
Варианты включают видеокодек H.265 / 264 и DSP.

Позже Xilinx добавил модель EV, которая очень похожа на EG, но добавляет видеокодек H.265 / H.264, который поддерживает одновременное кодирование и декодирование до 4Kx2K при 60 кадрах в секунду.
Тем не менее, он имеет меньший диапазон логических ячеек (от 192K до 504K) и ограничен подключением Gigabit Ethernet вместо опций EG, таких как 100Gbps Ethernet и 150Gbps Interlaken.

В прошлом году Xilinx анонсировала двухъядерную версию SoC «CG».
В CG отсутствует графический процессор ARM Mali-400 MP2 от EG, и, как и EV, он ограничен подключением GbE.
Шесть подмоделей CG имеют FPGA в диапазоне от 103K до 600K логических ячеек.

Дальнейшая информация

Оценочный комплект Xilinx Zynq UltraScale + MPSoC ZCU102 уже доступен.
Дополнительную информацию можно найти на странице продукта Mentor Zynq UltraScale + MPSoC , где можно найти бесплатный вебинар по этой теме.