SiFive выпускает первый 64-битный RISC-V SoC с поддержкой Linux

SiFive выпустил первый многоядерный процессор на базе RISC-V и первый, на котором работает Linux, с ядрами U54 4x 1,5 ГГц и ядром управления.

SiFive объявила о доступности «раннего доступа» 64-разрядного четырехъядерного процессора U54-MC Coreplex U54-MC - первого готового к работе Linux-процессора приложений, построенного на основе архитектуры RISC-V с открытым исходным кодом.
Созданный с использованием 28-нм HPC-процесса TSMC, U54-MC Coreplex с поддержкой реального времени является первым многоядерным RISC-V и первым, обеспечивающим согласованность кэша.
Процессор предназначен для искусственного интеллекта, машинного обучения, работы в сети, шлюзов и интеллектуальных устройств IoT.
Плата за разработку поступит в продажу в первом квартале 2018 года.


Блок-схема U54-MC Coreplex

U54-MC Coreplex объединяет четыре ядра «U54» и ядро ​​управления «E51».
Ядра U54 поддерживают RV64GC ISA, «который, как ожидается, станет стандартом для Linux-устройств RISC-V», - говорит SiFive.
Тактовая частота ядер U54 составляет от 960 МГц до 1,5 ГГц, хотя есть также упоминание о производительности 1,7 DMIPS / МГц и 2,75 CoreMark / МГц.

Каждое из 0,234-миллиметровых ядер U54 с квадратным сечением имеет «высокоэффективный» пятиступенчатый конвейер заказов и имеет кеш-память L1 объемом 32 КБ.
Все ядра совместно используют 2 МБ кэш-памяти второго уровня.
По словам SiFive, возможности реального времени обеспечиваются тем фактом, что обе команды L1 и кэши L2 могут быть сконфигурированы в высокоскоростные детерминированные SRAM.

Другие функции включают в себя отладку с трассировкой и блок «CLINT» для многоядерных таймеров и программных прерываний.
Также есть «PLIC» с поддержкой до 511 прерываний с 7-кратным уровнем приоритета.

В конструкции U54-MC Coreplex нет графических процессоров или других сопроцессоров, но его настраиваемый характер позволит клиентам добавлять свои собственные.
SiFive будет даже работать с заказчиками для разработки различных конфигураций ядра, помимо его текущей конструкции 4 + 1.

Клиенты могут создавать периферийные IP-адреса с помощью встроенной интерфейсной шины TileLink с открытым исходным кодом.
«Эта высокопроизводительная масштабируемая структура, согласованная с кэшем» доступна с мостовыми адаптерами для устаревших протоколов шины, таких как AXI4, AHB-Lite и APB, говорит SiFive.

U54-MC Coreplex является первым кремниевым выпуском семейства высокопроизводительных процессоров SiFive Freedom Unleashed, которые совместимы с операционными системами на основе Unix и оптимизированы для Linux.
В июле 2016 года разработчик Fabless-чипов из Сан-Матео, штат Калифорния, объявил о создании первого готового для Linux проекта Freedom Unleashed с восьмиъядерным процессором Freedom U500 .
Вместо этого SiFive решила начать с аналогичного, но четырехъядерного U54-MC Coreplex.


HiFive

Помимо того, что RISC-V является открытым исходным кодом и настраивается, одним из основных преимуществ является то, что он полностью современный, специально созданный и не обремененный устаревшим кодом.
За последний год клиенты SiFive, такие как Microsemi и Arduino, выпустили различные микросхемы на основе RISC-V.
Первоначальный процессор SiFive, 320 МГц, FE310 MCU, основанный на оригинальном дизайне Freedom E300, появился в ноябре прошлого года в виде готового набора для Arduino HiFive1 .
В мае SiFive и Arduino представили беспроводную плату Arduino Cinque с поддержкой беспроводной связи на основе SiFive HiFive, в которой установлена ​​плата RISC-V FE310 SoC и беспроводной модуль ESP32.

Также в мае SiFive объявила о бесплатных загрузках и инструментах для быстрой оценки «полностью синтезируемых» основанных на RISC-V E31 и E51 Coreplex IP, которые управляют FE310.
Инструменты были доступны на плате разработки Digilent Arty FPGA за 99 долларов.


Сравнительная таблица SiFive между U54-MC Coreplex и Cortex-A35

SiFive опубликовал диаграмму (см. Выше), в которой сравнивается U54-MC Coreplex с 64-битным AR Arm на базе ARMv8-A Cortex-A35 IP, который в конечном итоге появится в отсроченном iXM iXM8 от NXP.
Диаграмма подчеркивает преимущества U54-MC Coreplex по сравнению с Cortex-A35, включая возможности реального времени, поддержку 16-битных инструкций и добавление модуля физической защиты памяти (PMP) в дополнение к MMU.
В отличие от Cortex-A35, дизайн SiFive также включает в себя встроенный контроллер прерываний и ядро ​​управления вместо того, чтобы требовать дополнительного IP.

Тем не менее, рабочей лошадкой ARM в наши дни является более быстрый Cortex-A53, который можно найти на большинстве смартфонов, а также на встроенных устройствах, таких как Raspberry Pi 3. Согласно публикации EETimes, опубликованной сегодня утром, ядро ​​U54 «одного выпуска» ожидается отставание производительности «двойного выпуска» Cortex-A53.
В статье также сообщалось, что U54-MC Coreplex может работать на частотах до 2,6 ГГц при 0,99 В, и что SoC измеряет примерно 30 мм кв.

Согласно EETimes, SiFive предлагает клиентам 100 прототипов SoC за 100 000 долларов «без платы за сторонние IP, связанные с его ядрами, пока клиенты не отправят свои чипы». В этой истории цитируется вице-президент SiFive Джек Кинг: «Сегодня вы платите все IP стоит авансом - мы думаем, что это неправильный путь ».

SiFive поддерживает U54-MC Coreplex с «богатым SDK с демонстрационным программным обеспечением и простым в установке бинарным набором инструментов», - говорится в сообщении компании.
Также доступны стандартные инструменты разработки и отладки, такие как OpenOCD, GDB и Eclipse IDE.

Дополнительная информация

U54-MC Coreplex теперь доступен в фазе ограниченного «раннего доступа», за которой последует повышение доступности в 1 квартале 2018 года, когда процессор будет доступен с платой разработки.
Страница регистрации доступна для запроса доступа.
Дополнительную информацию можно найти в объявлении SiFive U54-MC Coreplex и на странице продукта .