ЧИПС Альянс будет курировать строительные блоки для чипов RISC-V

Esperanto, Google, SiFive и Western Digital объявили о создании «CHIPS Alliance» на базе LF для курирования и разработки открытого исходного кода для разработки чипов RISC-V, включая пожертвованное ядро ​​SweRV от WD.
В то же время Intel открыто поставляет свое CXL-соединение на основе PCIe.

Linux Foundation и несколько крупных фирм-разработчиков RISC-V создали LIP-хостинг CHIPS Alliance с миссией «размещать и курировать высококачественный открытый исходный код, соответствующий дизайну кремниевых устройств». Члены-основатели - Esperanto Technologies, Google , SiFive и Western Digital - все участвуют в проектах RISC-V.

В тот же день, когда было объявлено о создании CHIPS Alliance, Intel и другие компании, в том числе Google, создали консорциум Compute Express Link (CXL), который откроет исходный код и разработает межсоединение Intel CXL.
CXL разделяет многие черты и цели протокола OmniXtend, который Western Digital вносит в CHIPS (см. Ниже).

Целью CHIPS Alliance является «создание среды для совместной работы, которая позволит ускорить создание и развертывание более эффективных и гибких конструкций микросхем для использования в приложениях для мобильных устройств, вычислительной техники, бытовой электроники и Интернета вещей (IoT)». Этот «независимый объект» будет позволяют «компаниям и частным лицам сотрудничать и предоставлять ресурсы, чтобы сделать процессорные чипы с открытым исходным кодом и систему« на кристалле »более доступными для рынка», - говорится в проекте.


Это объявление следует за сотрудничеством между Фондом RISC-V и Фондом Linux, созданным в ноябре прошлого года, для ускорения разработки RISC-V с открытым исходным кодом ISA, начиная с руководств RISC-V для Linux и Zephyr.
Альянс CHIPS больше сосредоточен на разработке строительных блоков для проектирования микросхем VLSI с открытым исходным кодом для производителей полупроводников.

Альянс CHIPS будет следовать методам управления в стиле Linux Foundation и будет включать в себя обычный совет директоров, технический руководящий комитет и участников сообщества, «которые будут совместно работать над управлением проектом». Первоначальные планы предусматривают создание процесса курирования, нацеленного на обеспечение сообщества чипов с доступом к высококачественному оборудованию корпоративного уровня ».

Цитата от Zvonimir Bandic, старшего директора по архитектуре платформ следующего поколения в Western Digital, предлагает несколько подсказок о планах проекта: «Альянс CHIPS предоставит доступ к кремниевому решению с открытым исходным кодом, которое может демократизировать ключевые интерфейсы памяти и хранения и позволяют революционно новые ориентированные на данные архитектуры.
Это прокладывает путь для нового поколения вычислительных устройств и интеллектуальных ускорителей, которые расположены близко к памяти и могут изменить способ перемещения, совместного использования и использования данных в широком спектре приложений ».


HiFive Unleashed

И Esperanto, ориентированный на AI, и SiFive, которые возглавили разработку устройств RISC-V под управлением Linux с FC Freedom U540 SoC, доступной на его HiFive Unleashed SBC, и будущих разработках U74 и U74-MC , исключительно ориентированы на RISC- V.
Western Digital, которая вносит в проект ядро SweRV на базе RISC-V, взяла на себя обязательство выпустить 1 миллиард ядер SiRive RISC-V.
Все, кроме эсперанто , взяли на себя обязательство внести в проект конкретные технологии (см. Ниже).

В списке основателей CHIPS не хватает Microchip, чье подразделение Microsemi анонсировало совместимый с Linux SoC PolarFire , частично основанный на ядрах SiFive U54-MC.
PolarFire SoC объявлен первым в мире RISC-V FPGA SOC.
Другим крупным игроком, отсутствующим в списке, является Andes Technology, которая только что анонсировала многоядерные версии A25MP и AX25MP с расширенным DSP и свои ориентированные на Linux ядра A25 CPU RISC-V.

Несмотря на то, что фонд RISC-V не входит в число учредителей, он, похоже, стоит за Альянсом CHIPS, что видно из этой цитаты Мартина Финка, временного генерального директора RISC-V Foundation, а также вице-президента и технического директора Western Digital: «С созданием Альянс CHIPS, мы ожидаем, что мы сможем ускорить внедрение кремниевых технологий с помощью сообщества открытого исходного кода ».

Учитывая растущую популярность RISC-V, Фонд RISC-V, возможно, решил, что прямо сейчас у него слишком много возможностей для реализации проектов, которые планирует Альянс CHIPS.
Например, Фонд пытается бороться с растущей фрагментацией проектов RISC-V.
Недавняя статья в Semiconductor Engineering сообщает о теме и рабочей группе RISC-V по соответствию RISC-V .

Хотя в официальных заявлениях миссии Альянса CHIPS не упоминается RISC-V, эта инициатива является расширением экосистемы RISC-V.
До сих пор было мало открытых альтернатив ISA RISC-V.
В декабре, однако, Wave Computing объявила о планах следовать по пути RISC-V, предлагая свой MIPS ISA в виде открытого исходного кода без лицензионных платежей или патентованного лицензирования.
Как отмечается в отчете Bit-Tech.net о CHIPS Alliance, существуют также различные проекты с открытым исходным кодом, которые охватывают несколько схожую основу, включая FOSSi (Free и Open Source Silicon) Foundation, LibreCores и OpenCores .

Материалы от Google, SiFive и Western Digital

Google планирует предоставить CHIPS Alliance универсальную среду генерации потоков инструкций на основе методологии верификации (UVM) для ядер RISC-V.
Конфигурируемая среда UVM обеспечит «чрезвычайно напряженные последовательности команд, которые могут проверять архитектурные и микроархитектурные примеры проектов», - заявляет Альянс CHIPS.

SiFive внесет свой вклад и продолжит совершенствовать свой генератор SoC RocketChip (или Rocket-Chip), включая первоначальную версию структуры когерентных межсоединений TileLink.
SiFive также продолжит вносить свой вклад в основанный на SCALA язык конструирования аппаратного обеспечения с открытым исходным кодом Chisel и в « FIRRTL « промежуточный набор спецификаций и инструкций преобразования »для написания преобразований на уровне схемы.
SiFive также продолжит вносить свой вклад и поддерживать структуру согласования параметров Diplomacy SoC.


Упрощенная блок-схема SweRV

(щелкните изображение, чтобы увеличить)

Как уже отмечалось, Western Digital представит свое 9-этапное двухпроцессорное 32-разрядное ядро ​​SweRV, которое недавно появилось на GitHub .
Он также предоставит тестовый стенд SweRV и симулятор набора команд SweRV.
Дополнительные материалы будут включать спецификацию и ранние реализации протокола когерентности кэша OmniXtend .

Intel запускает консорциум CXL Interconnect

OmniXtend от Western Digital похож на высокоскоростное соединение CPU Compute Express Link (CXL), которое Intel использует с открытым исходным кодом.
В понедельник Intel, Alibaba, Cisco, Dell EMC, Facebook, Google, Hewlett Packard Enterprise, Huawei и Microsoft объявили о создании консорциума CXL для содействия превращению CXL на основе PCIe Gen 5 в отраслевой стандарт.
Intel планирует внедрить CXL в свои процессоры, начиная с 2021 года, чтобы связать процессор с памятью и различными ускорительными чипами.

Группа CXL конкурирует с консорциумом Cache Coherent Interconnect for Accelerators (( CCIX ), основанным в 2016 году AMD, Arm, IBM и Xilinx. Он также добавляет когерентность кэша поверх основы PCIe для повышения производительности межсоединений. В отличие от этого, OmniXtend основан на Технология Ethernet PHY В то время как группы CXL и CCIX ориентированы только на межсоединения, у Альянса CHIPS есть гораздо более амбициозная повестка дня, согласно интересной истории EETimes о Альянсе CHIPS, CXL и CCIX.

Эта статья защищена авторским правом © 2019 Linux.com и была первоначально опубликована здесь .
Он был воспроизведен этим сайтом с разрешения его владельца.
Пожалуйста, посетите Linux.com для получения последних новостей и статей о Linux и open source.