Andes RISC-V SoC дебютирует с AI-ready VPU, когда Microchip открывает доступ к PolarFire SoC

Анды представили готовое к использованию ядро ​​ЦП «AndesCore 27-серии» на базе RISC-V, поддерживающее Linux, с VPU для AI-приложений.
В других новостях о RISC-V для Linux Microchip открыла ранний доступ к своей PolarFire SoC с поддержкой FPGA, а Hex Five объявили о MultiZone Security для Linux.

В связи с проведением саммита RISC-V в Сан-Хосе на этой неделе Andes Technology анонсировала ориентированный на Linux дизайн ядра RISC-V, который, по ее словам, является первым, в котором используется модуль векторной обработки (VPU).
Между тем, Microchip анонсировала программу раннего доступа для своей ранее анонсированной, удобной для Linux PolarFire SoC.
(С тех пор как эта история была опубликована, мы обновили ее информацией о готовящейся к выпуску плате разработки «Icicle» для SoC.) Наконец, есть новое приложение MultiZone Security для Linux для чипов RISC-V от Hex Five Security, которое первоначально будет работать на PolarFire SoC (см. Ниже).


Феномен RISC-V не имеет признаков сужения.
Помимо открытого исходного кода и возможности настройки, одним из основных преимуществ архитектуры является то, что она полностью современная и не обременена устаревшим кодом.

SiFive был ранним лидером на стороне рынка, ориентированной на Linux, наряду с Andes и другими игроками, такими как Alibaba, с его 16-ядерным ядром XT910 .
В октябре SiFive анонсировала новый IP-интерфейс Core U-серии следующего поколения для Linux, который примерно соответствует Arm Cortex-A72.

Ранее в этом году Linux Foundation создала Chips Alliance для разработки открытого исходного кода для разработки чипов RISC-V.
Успех RISC-V также поощряет имитаторов, таких как Wave Computing с открытым исходным кодом MIPS core IP .
Arm отреагировала на угрозу RISC-V, несколько расширив свою запатентованную архитектуру с помощью расширения пользовательских инструкций и программы лицензирования Arm Flexible Access.

AndesCore 27-серия

Andes Technology выпустила процессорное ядро ​​AndesCore серии 27 для неназванного раннего покупателя.
Новый IP считается «первым лицензируемым ядром RISC-V, которое предоставит производственному лицензиату расширение инструкций RISC-V Vector (RVV)». Первыми ядрами серии 27 будут 32-битные A27 и 64-битные Ядра AX27 и NX27V, которые поступят в производство в первом квартале 2020 года.

Ядра построены на основе предыдущих ядер A25 и AX25, а также вариантов A25MP и AX25MP с поддержкой DSP, которые мы рассмотрели еще в марте.
27-я серия имеет переархивированную подсистему памяти по сравнению с 25-й, обеспечивая пропускную способность памяти на 50 процентов выше.


Архитектуры Andes NX27V (слева) и NX27V VPU

(нажмите на картинку, чтобы увеличить)

Только NX27V включает в себя RVV-управляемый блок векторной обработки (VPU), но в остальном он, похоже, идентичен AX27.
Андес описывает VPU как «Cray-подобный модуль вычисления полной векторизации», который является более мощным, чем инкрементные расширения инструкций SIMD, встречающиеся в других конструкциях RISC-V.

По словам Андеса, VPU позволяет использовать приложения, которые требуют сложных вычислений больших объемов матричных данных, таких как AI, AR / VR, компьютерное зрение, криптография и мультимедийная обработка.
VPU с поддержкой RVV обеспечивает «мощный набор команд с масштабируемыми размерами данных и гибкими реализациями микроархитектуры и оставляет решения подсистемы памяти открытыми для оптимизации на уровне системы», - говорится в сообщении компании.

VPU NX27V содержит векторный файл регистра (VRF), который содержит настраиваемое пользователем количество элементов в каждом регистре.
Каждый вектор может иметь произвольную длину в диапазоне от 64 до 512 бит (VLEN) или даже до 4096 бит путем объединения до восьми векторных регистров (LMUL).
Каждое вычисление целого числа, фиксированной точки, числа с плавающей запятой или других AI-оптимизированных представлений может быть любой ширины в битах, в диапазоне от 4 до 32 бит (SEW).
VPU может обрабатывать неделимые последние матричные элементы в одном и том же цикле.

VPU имеет несколько цепных функциональных блоков, которые могут работать в независимых конвейерах, тем самым обеспечивая пропускную способность, необходимую для критических функций ядра.
По словам Андеса, он может обеспечить более чем 30-кратное ускорение ключевых функций в нейронной сети свертки MobileNets (CNN).

Усовершенствования подсистемы памяти на всех трех ядрах AndesCore 27-й серии поддерживают «многократный доступ к оперативной памяти», чтобы исключить время ожидания ЦП и VPU данных во время пропадания кеша, заявляют в компании.
Предварительные выборки кэша также помогают нейтрализовать возможные ошибки кэша.
Andes также улучшил свой интерфейс пользовательских расширений (ACE) для обеспечения настройки команд.

У Andes нет более подробной информации о ядрах, но, поскольку они основаны на более ранних версиях A25 и AX25, мы можем ожидать того же 5-ступенчатого конвейера и поддержки до 1,2 ГГц и производительности 3,5 CoreMark / MHz.
Похоже, они не предлагают DSP, как в других идентичных версиях MP.
В новых ядрах серии 27 используются те же инструменты разработки, что и в A25 / AX25, в том числе AndeSight IDE, инструмент «COPILOT» для ACE, а также отладка JTAG и ICE.
(Подробнее см. В наших предыдущих отчетах A25MP и AX25MP .)

Микрочип открывает PolarFire SoC для раннего доступа

Программа раннего доступа Microchip позволит квалифицированным клиентам использовать совместимые с Linux инструменты разработки экосистемы RISC-V «Mi-V» для запуска на PolarFire SoC до выпуска продукта в третьем квартале 2020 года. В их число входит пакет разработки Microchip Libero SoC 12.3 FPGA. и встроенная сфокусированная среда разработки SoftConsole 6.2.
Отладка поддерживается с помощью виртуальной модели Renode.


Архитектура SoC PolarFire

(щелкните изображение, чтобы увеличить)

Как мы сообщали год назад, когда устройство Microsemi от Microchip представило свою низкоэнергетическую детерминистическую архитектуру PolarFire в реальном времени, SoC объединяет свою FPGA PolarFire с четырьмя ядрами процессора RISC-V U54-MC, поставляемыми SiFive.
По словам Микрочипа, основные преимущества PolarFire SoC перед гибридными SoC Arm / FPGA, такими как Xilinx Zynq и Intel Stratix 10, включают в себя более настраиваемую открытую конструкцию RISC-V, а также более низкое энергопотребление и гораздо лучшие детерминированные возможности в реальном времени.

Год назад Microchip заявил, что PolarFire SoC «предоставит возможность детерминированной асимметричной многопроцессорной обработки (AMP) в реальном времени для платформ Linux в многоядерном кластерном процессоре». В сегодняшнем объявлении компания заявила, что это «первая SoC FPGA с детерминированный, согласованный кластер ЦП RISC-V и детерминированная подсистема памяти L2, позволяющая использовать приложения Linux плюс реального времени ».


PolarFire SoC

В PolarFire SoC используется модифицированная версия изготовленного 28-нм SiFive четырехъядерного комплекса U54-MC с частотой 960 МГц - 1,5 ГГц, который также поддерживает SiCive Freedom U540 SoC на своей плате HiFive Unleashed.
Предикторы ветвления были деактивированы для обеспечения более детерминированного поведения, среди других изменений.

PolarFire SoC унаследовал обширные функции безопасности и надежности FPAR PolarFire.
К ним относятся исправление одиночной и двойной ошибки и обнаружение двойной ошибки (SEC-DED) во всех ячейках памяти.

К партнерам по экосистеме Mi-V, поддерживающим PolarFire SoC, относятся Wind River, Mentor Graphics, WolfSSL, ExpressLogic, Veridify, FreeRTOS и Hex Five (см. Ниже).
Системы IAR и AdaCore также предоставят средства разработки.
Сегодня Wind River объявила о поддержке RISC-V для своей недавно обновленной ОС RxWorks.

Комплект сосульки PolarFire SoC

(Обновление: после того, как мы опубликовали эту статью, CNXSoft сообщила, что в следующем году для платформы PolarFire SoC будет доступна платформа разработки под управлением Linux «Icicle», которая будет стоить всего «несколько сотен долларов». Для сравнения, ранее анонсированный комплект разработки, который Сочетание SiFive HiFive Unleashed SBC и платы расширения HiFive Unleashed от Microchip стоит 2000 долларов.

По словам CNXSoft, в комплект PolarFire SoC Icicle Kit, который все еще находится в стадии разработки, войдет LPDDR4 «x32», а также флэш-память QSPI и eMMC.
Для связи плата будет поддерживать порты WiFi, Bluetooth и 2x Gigabit Ethernet.
Говорят, что другие функции включают порты HDMI 2.0, micro-USB 2.0 OTG и micro-USB для отладки.

40-контактный разъем расширения, совместимый с Raspberry Pi, будет обеспечивать GPIO, I2C, SPI и UART, а разъем PCIe будет поддерживать USB 2.0, UART, SPI, I2C, CAN и HDMI 2.0.
Icicle будет дополнительно оснащен JTAG, 4x светодиодами, 4x кнопками и датчиком мощности.)

MultiZone Security для Linux

Hex Five Security, также называемая «Hex-Five», объявила о платформе безопасности, которую она называет первым «анклавом» для RISC-V, «предназначенной для обеспечения безопасности посредством разделения на встроенные системы». Новая MultiZone Security для Linux уже доступна для микрочипа PolarFire SoC.
Эта «усиленная микропроцессорная подсистема на основе RISC-V в реальном времени с поддержкой Linux» будет поддерживать другой процессор RISC-V «позднее в 2020 году».


Архитектура MultiZone Security для Linux, работающая с ядрами SiFive U54

(щелкните изображение, чтобы увеличить)

«MultiZone Security для Linux» обеспечивает «аппаратно-определяемое программно-разделенное разделение для нескольких доменов выполнения с полным контролем данных, программ и периферийных устройств», - говорит Hex Five.
В отличие от решения на основе гипервизора, программное обеспечение не требует аппаратной поддержки для виртуализации или изменений в существующем прикладном программном обеспечении, заявляет компания.

Первоначальная версия PolarFire SoC оптимизирована для управления многими аппаратными блоками безопасности PolarFire FPGA, включая защиту физической памяти, защищенную загрузку класса защиты и криптовалюту, которые, как утверждается, устойчивы к анализу дифференциального питания. Более ранние пакеты MultiZone Security включают стек IoT версия, предназначенная для решений RISC-V на базе FreeRTOS.

Дальнейшая информация

32-разрядные ядра A27 и 64-разрядные ядра AX27 и NX27V серии AndesCore 27 начнут производство в первом квартале 2020 года. Дополнительную информацию можно найти в анонсе AndesCore 27-серии серии Andes Technology.

Программа раннего доступа PolarFire SoC (EAP) началась в полном объеме в третьем квартале 2020 года. Дополнительную информацию можно найти в объявлении Microchip PolarFire SoC EAP .

MultiZone Security для Linux от Hex Five теперь доступен для SoC PolarFire, а другие версии появятся позже в 2020 году. Дополнительную информацию можно найти в его

объявление и страница продукта MultiZone Security для Linux .